SISTEMAS DIGITAIS - FOLHA 5

CIRCUITOS COM LÓGICA COMBINATÓRIA

1. Desenhe um circuito que converta um número de 3 bits representado em código de Gray para binário natural. Utilize portas ou-exclusivo (XOR)

2. Um <u>multiplexer</u> digital é um circuito lógico com <u>n</u> sinais de controlo e <u>2^n</u> sinais de entrada. O circuito selecciona <u>uma</u> das linhas de entrada e liga-a à saída. Na figura representa-se simbólicamente um multiplexer de 4 entradas.



I0, ..., I3 são os sinais de entrada, e S1, S0 são os sinais de controlo. Construa com portas NAND este multiplexer

3. Um <u>multiplexer</u> de <u>n</u> sinais de controlo pode realizar qualquer função lógica de <u>n+1</u> variáveis. Realize a função $f(A,B,C) = \sum m(2,3,5,6)$ usando o multiplexer do problema anterior.

4. A função básica de 1 <u>descodificador</u> com <u>n</u> entradas é seleccionar <u>1-de-2^n</u> saídas. Por exemplo num descodificador com <u>2</u> entradas, é seleccionada 1 de 4 saídas.

A saída seleccionada assume o valor lógico $\underline{1}$, enquanto as saídas não-seleccionadas assumem o valor lógico zero.

Realize este descodificador com portas NAND e INVERT.

5. Um circuito lógico <u>comparador</u> é um circuito que compara a magnitude de dois números binários A, B.
   Tem 3 saídas $A < B$, $A > B$, $A = B$.
   Construa um comparador (com as portas lógicas que desejar) para números de 2 bits codificados em binário natural

6. Um circuito lógico <u>somador</u> ("full adder") de 1 bit tem 3 entradas: o bit A_i do número A, o bit B_i do número B, o bit C_{in} do transporte anterior; e duas saídas: o bit S_i da soma, e o bit C_i de transporte.
   Realize este circuito utilizando as portas mais convenientes.

SISTEMAS DIGITAIS – SOLUÇÃO FOLHA 5

(CIRCUITOS COM LÓGICA COMBINATÓRIA)

1.

Tabela de Verdade:

G2	G1	G0	B2	B1	B0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	1	0	1	0
0	1	0	0	1	1
1	1	0	1	0	0
1	1	1	1	0	1
1	0	1	1	1	0
1	0	0	1	1	1

Mapas de Karnaugh:

(B2)

G2 \ G1G0	00	01	11	10
0	0	0	0	0
1	1	1	1	1

$B2 = G2$

(B1)

G2 \ G1G0	00	01	11	10
0	0	0	1	1
1	1	1	0	0

$$B1 = G2\,\overline{G1} + \overline{G2}\cdot G1$$
$$= G2 \oplus G1$$

(B0)

G2 \ G1G0	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$B0 = \overline{G2}\,\overline{G1}\,G0 + \overline{G2}\,G1\,\overline{G0} + G2\,\overline{G1}\,\overline{G0} + G2\,G1\,G0$$
$$= G0\,\overline{(G_2 \oplus G_1)} + \overline{G_0}\,(G2 \oplus G1)$$
$$= (G2 \oplus G1) \oplus G\phi$$

Circuito:



2. Existem 6 entradas ($I\phi, \dots, I3, S1, S\phi$) na tabela de verdade, logo 64 combinações possíveis. Por este razão, não é prático construir a tabela de verdade.

Relembrando que 1 é o elemento neutro da função E ($A \cdot 1 = A$) e ϕ é o elemento absorvente ($A \cdot \phi = \phi$) é possível concluir que a função representada pelo multiplexer é

$$OUT \equiv f = (\overline{S_1}\,\overline{S0})I_0 + (S_1\,\overline{S\phi})I1 + (S_1\,\overline{S\phi})I2 + (S_1 S\phi)I3$$

Negando duas vezes e aplicando a lei de De Morgan, tem-se

$$OUT = \overline{\overline{\overline{S1}\,\overline{S0}\,I0} \cdot \overline{S1\,\overline{S\phi}\,I1} \cdot \overline{S1\,\overline{S\phi}\,I2} \cdot \overline{S1\,S\phi\,I3}}$$



5. Símbolo:



A < B

B1B0 \ A1A0	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

Tabela de Verdade

B1 B0 (B)	A1 A0 (A)	A<B	A>B	A = B
0 0	0 0	0	0	1
0 0	0 1	0	1	0
0 0	1 0	0	1	0
0 0	1 1	0	1	0
0 1	0 0	1	0	0
0 1	0 1	0	0	1
0 1	1 0	0	1	0
0 1	1 1	0	1	0
1 0	0 0	1	0	0
1 0	0 1	1	0	0
1 0	1 0	0	0	1
1 0	1 1	0	1	0
1 1	0 0	1	0	0
1 1	0 1	1	0	0
1 1	1 0	1	0	0
1 1	1 1	0	0	1

$$(A<B) = B1\,\overline{A1} + B1\,B0\,\overline{A0} + B0\,\overline{A1}\,\overline{A0}$$

A > B

B1B0 \ A1A0	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	0	0
10	0	0	1	0

$$(A>B) = \overline{B1}\,A1 + \overline{B1}\,\overline{B0}\,A0 + \overline{B0}\,A1\,A0$$

A = B

B1B0 \ A1A0	00	01	11	10
00	1	0	0	0
01	0	1	0	0
11	0	0	1	0
10	0	0	0	1

$$(A=B) = \overline{B1}\,\overline{B0}\,\overline{A1}\,\overline{A0} + \overline{B1}\,B0\,\overline{A1}\,A0 + B1\,B0\,A1\,A0 + B1\,\overline{B0}\,A1\,\overline{A0}$$

$$= \overline{B1}\,\overline{A1}\,(\overline{B0 \oplus A0}) + B1\,A1\,(\overline{B0 \oplus A0})$$

$$= (\overline{B1 \oplus A1}) \cdot (\overline{B0 + A0})$$

3. Tabela de Verdade

n	A (S1)	B (S0)	C	f
0	0	0	0	0
1	0	0	1	0
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0

Realização:



4. Tabela de Verdade

ENTRADAS		SAÍDAS			
A	B	Y0	Y1	Y2	Y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$Y0 = \overline{A}\,\overline{B}$

$Y1 = \overline{A}\,B$

$Y2 = A\,\overline{B}$

$Y3 = A\,B$

Realização:





6. Tabela de Verdade

C_{i-1}	A_i	B_i	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(S_i)

C_{i-1} \ A_iB_i	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$S_i = C_{i-1}\overline{A_i}\,\overline{B_i} + \overline{C_{i-1}}\,\overline{A_i}\,B_i + C_{i-1}A_iB_i + \overline{C_{i-1}}A_i\overline{B_i}$$

$$= \overline{A_i}\,(C_{i-1} \oplus B_i) + A_i\,\overline{(C_{i-1} \oplus B_i)}$$

$$= A_i \oplus (C_{i-1} \oplus B_i)$$

Realização



(C_i)

C_{i-1} \ A_iB_i	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$C_i = C_{i-1}B_i + C_{i-1}A_i + A_iB_i$$



Símbolo