



AULA 4 (INTERFACING) - CONVERSÃO DIGITAL-ANALÓGICA


Conversor digital-analógico - DAC - é um componente fundamental numa interface digital-analógica

- é também um bloco básico em alguns conversores analógico-digital (ADC)

Diagrama de blocos



Característica estática real



- Especificações

resolução - menor variação de nível que pode ser produzida à saída. É igual a 1 Least Significant Bit

$$1 \text{ LSB} = \frac{V_{FS}}{2^n}$$

V_{FS} - tensão de fim de escala

n - nº de bits do conversor

Expressa-se em bits (ex: 12 bits), em $\frac{V_{FS}}{2^n} \times 100\%$

(exemplo 0.0025% V_{FS}), 1 parte em 4096 (12 bits) ou

1.221 mV para $V_{FS} = 5V$

- DNL (não linearidade diferencial). Dois códigos adjacentes devem produzir sinais analógicos que distam de 1 LSB. DNL é a diferença entre dois valores medidos ^{adjacentes} e o valor ideal de 1 LSB. 1 conversor é monotônico se o DNL (pior caso) é menor que 1 LSB ($DNL < 1 \text{ LSB}$)

- INL (erro de linearidade integral). Maior erro entre a curva real e uma recta definida pelos dois pontos extremos da curva característica ($INL < \frac{1}{2} \text{ LSB} \Rightarrow DNL < 1 \text{ LSB} \Rightarrow$ conversor monotônico)

- erro de offset


- erro de ganho

Esp. dinâmicas

- tempo de estabilização

- "glitch energy"

- frequência de refreshamento (freq. de relógio)



unifapmg aula 4

Equação teórica

$$V_{out} = K \times V_{REF}$$

onde x é o número representado pelos bits de entrada
 k é uma constante de proporcionalidade


$$X = \overset{\text{MSB}}{\downarrow} a_{n-1} 2^{n-1} + \dots + a_2 2^2 + a_1 2^1 + a_0 2^0 \overset{\text{LSB}}{\uparrow}$$
$$K = \frac{1}{2^n}$$

Tem-se $V_{out} = V_{REF} (a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + a_{n-3} 2^{-3} + \dots + a_0 2^{-n})$

→ V_{out} é uma fração da tensão de referência)

DACs realizados com resistências

DAC com resistências ponderadas



(pág. 8. compêndio)

corrente no ramo j $I_j = a_j \frac{V_{REF}}{R/2^j}$

A corrente I

$$I = \sum_{j=0}^{n-1} I_j = \frac{V_{REF}}{R} \sum_{j=0}^{n-1} a_j 2^j$$

$$V_{out} = -R_f \cdot I = -\frac{R}{2^n} \frac{V_{REF}}{R} \sum_{j=0}^{n-1} a_j 2^j$$

interponing anti 4


$$V_{out} = -V_{REF} (a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + \dots + a_0 2^{-n})$$

Nota:

Conversor difícil de realizar porque há uma grande variação no valor das resistências. Exemplo para 12 bits de resolução o ganho de valores é 1:2048


linearidade de 12 bits ($1mV < \frac{1}{2} LSB$) implica que a maior resistência (2048 x a mais pequena) tenha um erro no seu valor nominal inferior a metade do valor da mais pequena.

DAC do tipo R-2R




Teorema de Thevenin (circuito equivalente)

no ponto A



no ponto B




generalizando para n degraus

$$V_{out} = -V_{REF} (a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + \dots + a_0 2^{-n})$$

interfacing aula 4


DACS com condensadores

(circuitos elementares)



fase 1 (reset) - todos os condensadores são descarregados

fase 2 (avaliação) - alguns condensadores são ligados a V_{REF}



$$V_{out} = V_2 = \frac{Q}{C_2}$$

$$V_{REF} = V_1 + V_2$$

$$= \frac{Q}{C_1} + \frac{Q}{C_2}$$

$$V_{REF} = \frac{C_1 C_2}{C_1 + C_2} Q$$

$$Q = C V$$

$$\therefore V_{out} = \frac{C_1}{C_1 + C_2} V_{REF}$$


$$V_{out} = \frac{a_{n-1} 2^{n-1} + a_{n-2} 2^{n-2} + \dots + a_0 2^0}{2^{n-1} + 2^{n-2} + \dots + 2^0 + 1} V_{REF}$$

$$V_{out} = (a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + \dots + a_0 2^{-n}) V_{REF}$$

interfacing aula 4

(circuito práctico)

Capacidades ponderadas




$$-Q = C_{eq} V_{REF}$$

$$-Q = C \left(a_{n-1} \frac{1}{2^{n-1}} + a_{n-2} \frac{1}{2^{n-2}} + \dots + a_0 \frac{1}{2^0} \right) V_{REF}$$

$$v_{out} = \frac{-Q}{C/2^n}$$

$$v_{out} = V_{REF} \left(a_{n-1} 2^{-1} + a_{n-2} 2^{-2} + \dots + a_0 2^{-n} \right)$$


DAC do tipo C-2C



interfacing aula 4


DACS con fuentes de corriente conmutadas

- do tipo elemento unitário



- monotónico (DNL < 1LSB)
- low glitch
- complexo

- do tipo pesos binários




- DNL elevado
- high glitch
- simples

interfering aula 4

DACS de fntes de corate comutadas

célula básica

tecnologia bipolar



tecnologia CMOS

