



# ELECTRÓNICA AULA 10


## MEMÓRIAS RAM, ROM

- Células elementares numa ROM CMOS



- Exemplo: c 4x4 MOS ROM

Address	Conteúdo			
	D0	D1	D2	D3
0	1	0	1	1
1	0	1	1	0
2	1	0	1	0
3	1	1	1	1




No prática, existem transistores em todos os células da ROM — apenas o contacto entre o dreno e a 'bit line' é que existe só nos casos em que o bit é ≠.

### Características dinâmicas

2 constantes de tempo


(1) capacidade intrínseca



(2) capacidade (distribuída)  
nas ligações às portas

PROM - programmable ROM . Sóf introduzida física isto é' pontos de ligação que são anelados por uma corrente elevada . Exemplo: fixar em D0...D3 uma polarização negativa e aplicar em V<sub>DD</sub> uma tensão elevada . As ligações aos transistores em que os DS estejam a zero volts arrebatam.


### READ - WRITE MEMÓRIAS



Uma tensão elevada , gera um campo eléctrico muito elevado e por efeito avalanche fa eléctrons que atravessam o óxido e ficam agarrados no gate flutuante

UV ROM <sup>erased-programmable</sup> - a luz ultravioleta lava o óxido condutor e os eléctrons saem do gate flutuante .

### EEPROM (FLASH)




Uma tensão  $\pm 10\text{ V}$  faz sair os eléctrons saem / entrem no gate flutuante (efeito túnel )

FLASH - Todas as posições da memória são gravadas simultaneamente .


# Tabela c/ Tipos de Memória

ROM	NVRAM	RWM
(programável) PROM	EPROM EEPROM FLASH	SRAM DRAM

## STATIC RAM



Condições necessárias para a célula mudar de estado (WRITE OPERATION)



$$k_p \left( \frac{w}{L} \right)_6 \left( (V_{DD} - V_{Th}) \frac{V_{DD}}{2} - \frac{V_{DD}^2}{8} \right)$$

$$= k_p \left( \frac{w}{L} \right)_4 \left( (V_{DD} - V_{Tp}) \frac{V_{DD}}{2} - \frac{V_{DD}^2}{8} \right)$$

$$\frac{k_p n}{2} \left( \frac{w}{L} \right)_5 \left( V_{DD/2} - V_{Th} \right)^2 = k_p \left( \frac{w}{L} \right)_1 \left( V_{DD} - V_{Th} \right) \frac{V_{DD}}{2} - \frac{V_{DD}^2}{8}$$

$$\text{Para } V_{DD} = 5V, V_{Th} = 0.8V$$

$$\left( \frac{w}{L} \right)_5 > 9 \left( \frac{w}{L} \right)_1$$

$$\text{Logo } k_p \left( \frac{w}{L} \right)_6 > k_p \left( \frac{w}{L} \right)_4$$


READ OPERATION - As capacidades nas linhas BIT LINE têm que ser carregadas / descarregadas. Idealmente deve haver um pre-charge a  $V_{DD}/2$  para minimizar a variação de tensão.

Tb neste caso é necessário um correcto dimensionamento dos transistores porque pode dar-se o caso da célula mudar de estado devido às tensões nas capacidades parásitas

Em geral  $\left(\frac{W}{L}\right)_S > \left(\frac{W}{L}\right)_T$  mas  $\left(\frac{W}{L}\right)_S < 9\left(\frac{W}{L}\right)_T$

## MÉMORIA DINÂMICA (DRAM)


- 3 transistor cell :



write - por valor em BL1 e activar linha WL  
read - activar linha RWL e ler valor em BL2 (precharged)

- 1 Transistor cell

- a leitura é destrutiva !



- Antes da leitura a bit line é pre-carregada a  $V_{PRE}$

"sense amplifier" para restaurar os níveis lógicos

-  $\Delta V$  pequeno, logo é necessário um